|帮助
社区应用
帖子
相册
日志
群组
热榜
分享
记录
最新帖子
精华区
社区服务
道具中心
会员列表
统计排行
基本信息
到访IP统计
管理团队
管理统计
在线会员
会员排行
版块排行
帖子排行
标签排行
银行
下拉
用户名
电子邮箱
用户名
密 码
记住登录
登录
找回密码
注册
快捷通道
关闭
您还没有登录,快捷通道只有在登录后才能使用。
立即登录
还没有帐号? 赶紧
注册一个
论坛
Cadence软件销售
帖子
日志
用户
版块
群组
帖子
搜索
热搜:
PSpice
Allegro
视频教程
磁芯
PSpice技术支持中心
>
在线反馈
>
用SPB16.6绘制层次图时经常意外退出
发帖
回复
返回列表
新帖
6054
阅读
2
回复
用SPB16.6绘制层次图时经常意外退出
[复制链接]
上一主题
下一主题
离线
草原狼
UID:24365
注册时间
2012-10-10
最后登录
2019-09-08
在线时间
28小时
发帖
74
搜Ta的帖子
精华
0
铜币
380
威望
34
贡献值
34
银元
170
访问TA的空间
加好友
用道具
新手上路
关闭
个人中心可以申请新版勋章哦
立即申请
知道了
加关注
发消息
只看楼主
倒序阅读
使用道具
楼主
发表于: 2014-10-16
使用
SPB16.6-028
绘制层次图时,层次块内部左侧有一个
pin
,其属性是
power
,位置为
x=2.20
,
y=2.00
,当从输入端口连线到层次
pin
时,
Design Entry CIS
意外退出,如图
1
、图
2
所示,
当向左移动层次块,使
pin
的
x
坐标分别为
2.10
、
2.00
时,再次从端口向层次块的
pin
进行连线,
Design Entry CIS
同样退出,当时向右移动层次块,使
pin
的
x
坐标为
2.30
、
2.40
时,
分别进行同样的连线,
Design Entry CIS
正常,软件没有退出。
另外用最新的037 hotfix,该现象还存在。
图片:图片1.png
图
1 绘制的层次图
图片:图片2.jpg
图
2
以外退出后的提示
共
条评分
回复
举报
分享到
淘江湖
新浪
QQ微博
QQ空间
开心
人人
豆瓣
网易微博
百度
鲜果
白社会
飞信
离线
草原狼
UID:24365
注册时间
2012-10-10
最后登录
2019-09-08
在线时间
28小时
发帖
74
搜Ta的帖子
精华
0
铜币
380
威望
34
贡献值
34
银元
170
访问TA的空间
加好友
用道具
新手上路
加关注
发消息
只看该作者
沙发
发表于: 2014-10-24
该问题很严重,在进行层次图绘制时,经常导致意外退出,希望能尽快修正。
本帖提到的人:
@huxiao119
共
条评分
回复
举报
离线
huxiao119
UID:2
注册时间
2010-08-22
最后登录
2022-09-28
在线时间
196小时
发帖
2402
搜Ta的帖子
精华
24
铜币
262033
威望
25335
贡献值
26125
银元
130625
访问TA的空间
加好友
用道具
论坛版主
加关注
发消息
只看该作者
板凳
发表于: 2014-10-31
这个问题我没有测试出来,你能不能上传个示例工程。
共
条评分
Cadence --- Capture CIS Allegro PSpice FSP SI
回复
举报
发帖
回复
返回列表
快速回复
限100 字节
如果您在写长篇帖子又不马上发表,建议存为草稿
您目前还是游客,请
登录
或
注册
进入高级模式
文字颜色
发 布
回复后跳转到最后一页
上一个
下一个
关闭
补充发布信息
验证码:
发 布
隐藏
快速跳转
信息通告
新闻发布区
新手学习区
软件使用
求助索引区
PSpice基础仿真(PSpice A/D)
PSpice高级仿真(PSpice AA)
PSpice建模与提高
Cadence原理图和PCB设计
FPGA System Planner
信号完整性和电源完整性
模拟电路和电力电子技术与仿真
资料下载区
视频教程
OrCAD PSpice视频教程专区
Cadence Allegro视频教程专区
最新视频教程
VIP专区(企业用户)
求助专区
资料下载专区
视频教程专区
人才招聘
求贤若渴
用户反馈(Feedback)
在线反馈
关闭
关闭
选中
1
篇
全选