个人标签
暂时没有添加标签！
更多 发表的帖子
- allegro16.3里如何设置走线规则
2011-08-11 - 回复:3，人气:627 - Cadence原理图和PCB设计
现在的16.3里面的走线规则设置变得好麻烦，哪位有这方面的教程分享一下！
- 在Allegro中导入capture的网表怎么还有警告？
2011-08-02 - 回复:1，人气:577 - Cadence原理图和PCB设计
开始第一次导网表的时候有好几个警告，是因为里面的几个原件没有封装，
- pspice model 的参数的解释
2011-04-22 - 回复:2，人气:1023 - PSpice基础仿真（PSpice A/D）
.model IRF840 NMOS(Level=3 Gamma=0 Delta=0 Eta=0 Theta=0 Kappa=0.2 Vmax=0 Xj=0 + Tox=100n Uo=60
更多 回复的帖子
- 常见的滤波电路
2011-01-11 - 回复:693，人气:5790 - PSpice基础仿真（PSpice A/D）
有源滤波电路- ALLEGRO 约束规则设置步骤（以DDR ..
2010-12-15 - 回复:672，人气:5515 - Cadence原理图和PCB设计
在进行高速布线时，一般都需要进行线长匹配，这时我们就需要设置好 const- PCB布线设计（只发精品）
2010-10-26 - 回复:1157，人气:10033 - Cadence原理图和PCB设计
PCB布线设计的葵花宝典啊，俺的珍藏拿出来分享！